MANUFACTURE OF THIN-FILM CIRCUIT BY PERIODIC REVERSE ELECTROLYZING METHOD AND THIN-FILM CIRCUIT BOARD, THIN-FILM MULTILAYER CIRCUIT BOARD AND ELECTRONIC CIRCUIT DEVICE USING THI SAME

Patent number: JP7336017
Publication date: 1995-12-22

Inventor: INOUE TAKASHI; NOGUCHI TOSHIMITSU; ANDO

SETSUO; WATABE TAKAYOSHI

Applicant: HITACHI LTD

Classification:

- international: C25D5/18; C25D7/00; C25F3/00; H05K3/07; H05K3/10;

H05K3/40; H05K3/46; C25D5/00; C25D7/00; C25F3/00; H05K3/07; H05K3/10; H05K3/40; H05K3/46; (IPC1-7): H05K3/07; C25D5/18; C25D7/00; C25F3/00; H05K3/10;

H05K3/40; H05K3/46


- european:

Application number: JP19940125945 19940608 Priority number(s): JP19940125945 19940608

Report a data error here

Abstract of JP7336017

PURPOSE: To make it easy to make a thin-film circuit multilayered and to improve a component density sharply by applying electroplating to a dielectric surface of the thinfilm circuit by a periodic reverse electrolyzing method. CONSTITUTION: When a current ic on the minus side flows, a phenomenon of cathode electric deposition (deposition of a plating film) is brought about on a base holder and a base. When a current ia on the plus side flows, on the other hand, a phenomenon of cathode dissolution (dissolution of the plating film) is brought about. According to this periodic reverse electrolyzing method, in other words, the deposition of the plating film proceeds on the surface of the base during a time Tc when a cathode current flows, while the dissolution of the plating film proceeds on the surface of the base during a time Ta when an anode current flows. For instance, a waveform of (b) is obtained by putting prescribed pauses T1 and T behind a cathode current pulse and an anode current pulse in an inverted pulse waveform of (a) respectively. Fig. (c) shows an asymmetrical sine wave (AC-DC superimposed wave) and the rise and fall of a current are gentle therein.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-336017

(43)公開日 平成7年(1995)12月22日


(51) Int.Cl.6		識別記号	庁内整理番号	FI	技術表示箇所
H 0 5 K	3/07				
C 2 5 D	5/18				
	7/00	J			
C 2 5 F	3/00	Α			
H05K	3/10	E	7511-4E		
			審查請求	未請求請求項	頁の数10 OL (全 13 頁) 最終頁に続く
(21)出願番号	}	特願平6-125945		(71)出願人	000005108
					株式会社日立製作所
(22)出願日		平成6年(1994)6月	18日		東京都千代田区神田駿河台四丁目6番地
				(72)発明者	井上 隆史
					神奈川県横浜市戸塚区吉田町292番地 株
					式会社日立製作所生産技術研究所内
				(72)発明者	野口 利光
					神奈川県横浜市戸塚区吉田町292番地 株
					式会社日立製作所生產技術研究所内
				(72)発明者	安藤 節夫
					神奈川県横浜市戸塚区吉田町292番地 株
					式会社日立製作所生産技術研究所内
				(74)代理人	弁理士 高橋 明夫 (外1名)
					最終頁に続く


(54) 【発明の名称】 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板 および電子回路装置


(57)【要約】

【目的】 高密度薄膜多層回路基板の製造プロセスにおいて、パターン化された穴や溝をもつ誘電体表面に対して、金属化処理を施すにあたり、最終的に、その穴や溝の中にだけ隙間なく金属導体を充填し、かつ、従来技術より高い精度で、その導体の表面を均一にして、前記誘電体表面を含む同一表面とする。そして、それにより平坦化されたピアで、垂直配線をすることにより薄膜回路の多層化をより容易にし、歩留まりを高く保ちつつ、実装密度を大幅に向上させる。

【構成】 電解システムを有し、薄膜回路基板を一方の電極として、薄膜回路を電解により加工する薄膜回路製造方法において、カソード電析とアノード溶解を交互におこなう電流反転電解法により、前記薄膜回路の誘電体表面に、電気めっきを施し、かつ、不要な金属を電解エッチングまたは電解研磨を施し除去する。







【特許請求の範囲】

【請求項1】 電解システムを有し、

り加工する薄膜回路製造方法において、

カソード電析とアノード溶解を交互におこなう電流反転 電解法により、前記薄膜回路の誘電体表面に、電気めっ きを施すことを特徴とする薄膜回路製造方法。

【請求項2】 電解システムを有し、

薄膜回路基板を一方の電極として、薄膜回路を電解によ り加工する薄膜回路製造方法において、

カソード電折とアノード溶解を交互におこなう電流反転 電解法により、前記薄膜回路の誘電体表面の金属膜に、 電解エッチングまたは電解研磨を施すことを特徴とする **薄膜回路製造方法。**

【請求項3】 前記電流反転電解法に用いられる電流 が、パルス波形を有することを特徴とする請求項1およ び請求項2記載のいずれかの薄膜回路製造方法。

【請求項4】 前記カソード電析をおこなっている時間 と前記アノード溶解をおこなっている時間との間に、前 記電解システムが電流を流さない休止時間を設けたこと 20 を特徴とする請求項3記載の薄膜回路製造方法。

前記電流反転電解法に用いられる電流 【請求項5】 が、非対称サイン波形を有することを特徴とする請求項 1および請求項2記載のいずれかの薄膜回路製造方法。

【請求項6】 前記電流反転電解法に用いられる電流に おいて、周波数が、1Hzないし1MHz、実効電流値 が、±0.1A/dm²ないし±10A/dm²(複号同 順)であることを特徴とする請求項1ないし請求項5記 載のいずれかの薄膜回路製造方法。

電体を含む薄膜回路基板において、その穴または溝に、 請求項1記載の薄膜回路製造方法による電気めっきによ って、金属を充填し、請求項2記載の薄膜回路製造方法 による電解エッチングによって、不要な金属を除去し て、前記誘電体表面と前記充填された金属の表面とが同 一平面で、平坦に形成することを特徴とする薄膜回路製 造方法。

【請求項8】 パターン化された穴または滯を有する誘 電体を含む薄膜回路基板において、その穴または滯に、 って、金属を充填し、請求項2記載の薄膜回路製造方法 による電解エッチングによって、不要な金属を除去し て、前記誘電体表面と前記充填された金属の表面とが同 一平面で、平坦に形成されたことを特徴とする薄膜回路 基板。

【請求項9】 誘電体膜の形成工程、該誘電体膜の微細 加工工程および請求項7記載の薄膜回路製造方法を繰り 返しおこなうことにより形成される薄膜多層回路基板で あって、前記充填された金属がピアを成し、このピアが 垂直方向に、多層に渡って、直結した配線を構成するこ 50 とを特徴とする薄膜多層回路基板。

【請求項10】 請求項9記載の薄膜多層回路基板に、 **徽小半田ポールを介して、集積回路を接合して形成され** る電子回路装置。

2

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電流反転電解法による 薄膜回路製造方法ならびにそれを用いた薄膜回路基板、 **薄膜多層回路基板および電子回路装置に係り、薄膜上の** 10 ピアおよび滯などを平坦に加工するのに好適な薄膜回路 製造方法であって、特に、年々高密度化と高速化の一途 をたどるLSI実装用多層回路基板およびその電子回路 装置に用いられる製造プロセスに関する。

[0002]

る。

【従来の技術】従来、LSIデバイスの処理能力の高度 化にともない、LSIは多ピン化し、また、信号の立上 り立ち下がり速度がますます速くなって、信号伝送回路 に髙速性能が要求されてきた。これらの要求に答えるた め、特に、大型コンピュータやスーパーコンピュータに 代表される超髙速システムにおいては、シングルチップ パッケージをプリント板に実装する形態を脱却し、セラ ミックー金属導体からなる多層同時焼結基板を実装基板 に用いたマルチチップ実装が主流となった(例えば、日 経マイクロデバイス、1990年11月号、p. 145)。

【0003】今後さらに、実装回路基板の性能を上げる 手段としては、層間絶縁材料を誘電率の低い有機樹脂と し、配線導体を電導度の高い銅とし、また配線密度を増 大させるために配線パターン形成を髙精度のフォトリソ グラフィとするなどの方法が検討されてきた。さらに、 【請求項7】 パターン化された穴または滯を有する誘 *30* 配線を髙密度化するためには、回路の多層化が必須であ り、かつ配線密度の増大と配線抵抗の低減とを両立させ ようとすると配線断面の高アスペクト比化が必要とな

> 【0004】このような、銅と有機樹脂とからなる薄膜 多層回路基板を形成する方法として既に多くの提案がな されてきている。

【0005】ところで、薄膜多層回路の形態を特徴付け る重要要素の一つとして、上下層間の接続を受け持つビ アの形状およびその形成方法が挙げられる。すなわち、 請求項1記載の薄膜回路製造方法による電気めっきによ 40 ピアの形状およびその形成方法は、層間接続信頼性や実 装密度に最も大きい影響を与えると言っても過言ではな

> 【0006】以下では、このピアの形状について、図8 を用いて説明する。図8は、ピアを有する薄膜多層回路 基板の断面図を対比して示したものである。

> 【0007】図8に示される様に、ピアの形状には、大 きく分けて2種類ある。第一は、図8(a)に示すもの で、ピアの形が上面において平坦になっていないもので ある。

【0008】これを以下、「非平坦化ピア」と呼ぶこと

とする。この場合には、ビア穴の中が導体で完全には充 填されていないため、ビア形成直後の状態には、表面に そのための凹みが残る。この凹みは、その上の層を形成 する際に、有機樹脂によってある程度充填されて多少平 坦になるが、この平坦化は一般に完全ではなく、このこ とが一連の薄膜工程に種々の影響を与え、回路基板設計 上の制約となる。

【0009】例えば、この凹みのために、ピアを同一箇 所に垂直方向に連続して形成することは不可能である。 このため、非平坦化ピアを用いる場合には、層毎に形成 位置を少くともピア直径以上ずらしてピアを形成する必 要があり、結果として基板全体でピアの占める実効面積 が大きくなり、実装密度向上のネックとなる。また、上 記凹みは、この上に上部薄膜層を積み上げる工程で、ホ トレジスト現像残りや配線加工の際のエッチング残りな どの原因ともなり、歩留低下要因となる。

【0010】この非平坦化ピアの例としては、IEEE Int ernational Electronic Manufacturing Technology Sym podium pp.177-183(1987) [例1] が挙げられる。ここ では層間絶縁膜に感光性ポリイミドを用い、配線導体に 20 電気銅めっき膜を用いて、逐次積層プロセスにより薄膜 多層基板の形成をおこなっている。この方法では、層間 を接続するピアの形状は、図8(a)に示した通りであ るため、今後要求される実装密度の大幅な向上は困難で ある。

【0011】一方、第二のピア形状は、図8(b)に示 す通りであり、ビア穴を絶縁層表面と同一平面まで配線 導体で完全に充填したものである。これを、「平坦化ビ ア」と呼ぶことにする。この場合には、同一箇所の垂直 連結ビアも可能となり、実装密度向上に最も適した構造 30 と言える。また、表面凹凸による薄膜工程への影響がな く、歩留低下の懸念がないことも利点である。したがっ て、実装密度向上と歩留まり向上の観点からすれば、上 記の非平坦化ピアではなく、この平坦化ピアの方が望ま しい。

【0012】この平坦化ピアの例としては、Proceeding s of 1989 International Electronic Packaging Sympo dium pp. 248-270(1989) [例2] 令、Proceedings of 41 st Electronic Components & Technology Conference p p. 689-692(1991) [例3]、特開平5-218645号 40 公報記載の技術 [例4] などが挙げられる。

[0013]

【発明が解決しようとする課題】既に述べた通り、実装 密度向上と歩留まり向上の観点からすれば、薄膜多層回 路基板には、平坦化ビアを用いる方が望ましい。上記従 来技術の例2~例4は、この平坦化ピアに関して述べた ものである。しかしながら、これらの従来技術は、以下 の点で問題がある。

【0014】例2では、層間絶縁膜にポリイミドを用

おこなっている。次いで、ビア底に現れた下層配線の表 面から、無電解ニッケルめっきによってビア導体を成長 させ、ポリイミドの表面で面一の状態でめっきを止め、 図8(b)の状態とするものである。この場合、最終的 にピアニッケル表面全面を均一の高さにかつ無欠陥で形 成できることが、最も重要な要件となる。しかし、無電 解めっきは、めっき成長表面の電位の影響を受けやす く、ピア底の下地配線の電気的な環境の相違(例えば、 電気的に孤立しているか、あるいは互いに電気的に接続 されているか等)によって、めっき析出速度が異なるこ とがよくあり、面内に無数に存在する微細ピアのすべて に無欠陥で導体を充填することは、なかなか難しいとい う問題点があった。

【0015】一方、例3では、層間絶縁膜に、やはりボ リイミドを用い、ビア加工は、エキシマレーザによるア プレーションでおこなっている。次いで、基板全面に導 体材料である銅を蒸着しビアの中を完全に充填する。こ の際、ピアの周りのポリイミド膜の上にも同じ膜厚の銀 が付着している。このポリイミド上の銅は不要なので、 化学機械研磨(CMP=chmical mechan ical polish)により全面除去し、ポリイミ ドの表面に達した時点で研磨を止めている。その結果、 図8(b)の形状を得ている。ところが、このプロセス では、図8(b)の形状が確実に形成できるという利点 がある反面、化学機械研磨工程がコスト高になるという 欠点があり、また、薄膜回路層の層数が増えた場合に は、基板の反りが無視できないレベルに達して、研磨装 置の研磨板等がこの基板反りに追従出来ず、面内で部分 的にポリイミド上の銅残りを発生し、配線ショートの原 因となる懸念があるという問題点があった。

【0016】さらに、例4では、有機樹脂および銅配線 からなる薄膜多層配線基板を形成するに当り、まずビア 加工後の薄膜表面の全面に電気めっきの下地層として、 Cr/Cu(下地層がCr,Cuの2層からなることを 示す。以下の表記も同じ)積層膜をスパッタ成膜し、全 面に電気銅めっきを施してピアを充填し、表面を平坦化 する。次いで、この電気銅めっき膜にウェットエッチン グを施し、配線厚分だけ残して余分の銅を除去するもの である。しかし、この方法では、ピア部の凹みを完全に 平坦化するに至らず、また配線段差分は残留するため、 垂直連結ビアの形成や、多層化できる層数の点で限界の 発生する懸念があるという問題点があった。

【0017】そこで、将来の高密度薄膜回路基板を実現 するためには、安価にかつ確実な方法で、平坦化ビアを 形成し、かつ容易に多層化できるような微細薄膜回路形 成プロセスの確立が望まれていた。

【0018】本発明は、上記従来技術の問題点を解決す るためになされたもので、その目的は、髙密度薄膜多層 回路基板の製造プロセスにおいて、パターン化された穴 い、ピア加工を酸素プラズマによるドライエッチングで 50 や溝をもつ誘電体表面に対して全面的に金属化処理を施

すにあたり、最終的に、その穴や滯の中にだけ隙間なく 金属導体を充填し、かつ、従来技術より高い精度で、そ の導体の表面を均一にし、前記誘電体表面を含む同一表 面とする方法を与えることにある。そして、薄膜多層回 路を構成する各層毎に、表面の完全な平坦化を実現し、 **薄膜回路の多層化をより容易にし、歩留まりを高く保ち** つつ、実装密度を大幅に向上させることにある。

[0019]

【課題を解決するための手段】上記目的を達成するため に、本発明に係る薄膜回路製造方法の第一の構成は、電 10 解システムを有し、薄膜回路基板を一方の電極として、 薄膜回路を電解により加工する薄膜回路製造方法におい て、カソード電析とアノード溶解を交互におこなう電流 反転電解法により、前記蒋膜回路の誘電体表面に、電気 めっきを施すようにしたものである。

【0020】また、上記目的を達成するために、本発明 に係る薄膜回路製造方法の第二の構成は、電解システム を有し、薄膜回路基板を一方の電極として、薄膜回路を 電解により加工する薄膜回路製造方法において、カソー ド電析とアノード溶解を交互におこなう電流反転電解法 により、前記薄膜回路の誘電体表面の金属膜に、電解エ ッチングまたは電解研磨を施すようにしたものである。

【0021】また詳しくは、上記薄膜回路製造方法の第 一と第二の構成において、前記電流反転電解法に用いら れる電流が、パルス波形を有するようにしたものであ る。

【0022】さらに詳しくは、上記パルス波形の電流を 用いる前記電流反転電解法において、前記カソード電析 をおこなっている時間と前記アノード溶解をおこなって いる時間との間に、前記電解システムが電流を流さない 30 休止時間を設けたようにしたものである。

【0023】別に詳しくは、上記薄膜回路製造方法の第 一と第二の構成において、前記電流反転電解法に用いら れる電流が、非対称サイン波形を有するようにしたもの である。

【0024】また電流条件から言えば、前記電流反転電 解法に用いられる電流において、周波数が、1Hzない し1MHz、実効電流値が、±0.1A/dm²ないし ±10A/dm² (複号同順) であるようにしたもので ある。

【0025】より具体的に表現すると、パターン化され た穴または溝を有する誘電体を含む薄膜回路基板におい て、その穴または溝に、上記第一の構成を有する薄膜回 路製造方法による電気めっきによって、金属を充填し、 上記第二の構成を有する薄膜回路製造方法による電解エ ッチングによって、不要な金属を除去して、前記誘電体 表面と前記充填された金属の表面とが同一平面で、平坦 に形成するようにしたものである。

【0026】また、本発明に係る薄膜回路基板の構成

薄膜回路基板において、その穴または溝に、請求項1記 載の薄膜回路製造方法による電気めっきによって、金属 を充填し、請求項2記載の薄膜回路製造方法による電解 エッチングによって、不要な金属を除去して、前記誘電 体表面と前記充填された金属の表面とが同一平面で、平 坦に形成されるようにしたものである。

【0027】また、本発明に係る薄膜回路基板の構成 は、誘電体膜の形成工程、該誘電体膜の微細加工工程お よび上記誘電体の穴または滯の金属加工する薄膜回路製 **造方法を繰り返しおこなうことにより形成される薄膜多** 層回路基板であって、前記充填された金属がピアを成 し、このピアが垂直方向に、多層に渡って、直結した配 線を構成するようにしたものである。

【0028】さらに、本発明に係る電子回路装置の構成 は、上記薄膜多層回路基板に、微小半田ボールを介し て、集積回路を接合して形成されるようにしたものであ る。

[0029]

【作用】微細穴や溝パターンを持つ基板表面を電気分解 により加工するにあたり、カソード電析とアノード溶解 を交互におこなう電流反転電解法を用いることにより、 第一段階の電気めっき過程では、電極となる基板の表面 上にある拡散層は、直流電流による電解に比べて、薄く なる。その結果、カソード電析の間、基板の表面上の凹 凸によらず、基板の表面に付着するめっき膜層は、直流 電流による電解をおこなったときに比べて、平坦かつ均 一に形成することができる。アノード溶解の間、基板の 表面に付着した金属の突出部から、優先的に金属の溶解 が起こるため、さらにめっき膜の均一性が増すことにな る。また、カソード電析とアノード溶解をおこなう間に **電流を流さない休止時間を入れることにより、この拡散** 層は、さらに薄くなり、よりめっき膜の均一性が増すと いう作用がある。

【0030】第二の段階として、電流反転電解法による 電解エッチングをおこなうことにより、誘電体の表面の 不要な金属が除去され、穴や溝の析出した金属と誘電体 の表面が平坦な同一平面を成すように作用する。

【0031】また、第一の段階の電気めっきと第二の段 階の電解エッチングの工程を繰り返すことにより、めっ 40 き膜層の均一性の精度が向上するという作用がある。

【0032】さらに、平坦化ピアに、この方法を適用し て、ビア表面の均一性を向上させれば、薄膜多層回路基 板を形成したときに、平坦化ビアを垂直に重ねた構造 が、より信頼性高く製造することが可能になり、実装密 度の向上につながるという作用がある。

[0033]

【実施例】以下、本発明に係る各実施例を、図1ないし 図7を用いて説明する。

[本発明を実施するための電解システム構成]先ず、図 は、パターン化された穴または溝を有する誘電体を含む 50 1を用いて本発明を実施するための電解システム構成を

説明しよう。図1は、本発明に係る電気分解を実施する ための電解システム構成を模式的に示した図である。

【0034】電解システムの構成は、制御用パーソナルコンピュータ511、任意信号波形発生装置512、定電流定電圧パルス電源513、および電解槽514からなる。そして、電解槽514には、電解液515が満たされ、その中には相対向する形で、基板ホルダおよび基板516と対向電極517が存在する。

【0035】定電流定電圧パルス電源513は、電解槽514の中の相対向する電極に電圧を印加する。電圧が10印加されると、負電極とするか正電極とするかに従って、基板ホルダおよび基板516に、電解液515中の金属が析出して、その表面がめっきされるか、電解液515中へ金属が溶解して、その表面がエッチングされる。

【0036】任意信号波形発生装置512は、所望の電流波形を発生させるもので、発生された電流波形は、定電流定電圧パルス電源513に入力される。

【0037】制御用パーソナルコンピュータ511は、 読み込ませたプログラムにより、波形を決定するパラメ ータを入力させ、これによって任意信号波形発生装置5 12を駆動して所望の電流波形を発生させるものであ る。

【0038】 [電流反転電解法] 次に、本発明に係る電流反転電解法について、図2ないし図4を用いて説明しよう。図2は、本実施例に係る電流反転電解法の電流密度と時間の関係をグラフにして示した図である。図3は、電解槽の中とその金属濃度の関係を対比して示した模式図である。図4は、直流電流とパルス電流によりめっきしたときに、基板上の表面がどのように変化するか30を対比して示した図である。

【0039】この電流反転電解法は、微細穴や溝のパターンを形成した基板の表面に電気めっきの下地層を形成し、まずカソード電析を主に起こさせる波形による電解を行って、全面に均一かつ平坦なめっき膜を形成する。しかるのちに、アノード溶解を主に起こさせる波形による電解を行って全面均一にめっき膜をエッチングして、微細穴や溝の中にのみ導体金属を平坦に埋め込む技術である。

【0040】以下、詳細に説明しよう。反転パルス波形 40 の代表的なものは、図2の(a)~(c)に示されている。もちろん、これら以外の波形も使用することができるし、これら(a)~(c)の波形を適宜組み合わせて、使用することも可能である。

【0041】先ず、電解に使用される電流とカソード電析とアノード溶解の関係について説明する。図2において、マイナス側の電流i。は、カソード電流であり、この電流が流れているときは、基板ホルダおよび基板516に、カソード電析現象(めっき膜析出)が引き起こされる。

【0042】一方、プラス側の電流 i.はアノード電流であり、基板ホルダおよび基板 516に、アノード溶解現象(めっき膜溶解)が引き起こされる。すなわち、本発明に係る電流反転電解法では、カソード電流が流れているT.(カソード電流パルス幅)の間は、基板表面でめっき膜析出が進行し、アノード電流が流れているT.(アノード電流パルス幅)の間は、基板表面でめっき膜の溶解が進行する。

【0043】図2(a)は、上記のカソード電流とアノード電流をパルス状に交互に流して、めっき膜析出とめっき膜溶解を交互におこなったものである。また、図2(b)の波形は、図2(a)の反転パルス波形において、カソード電流パルスおよびカソード電流パルスの後にそれぞれ一定の休止時間(電流ゼロの期間)T₁、T₂を入れたものである。

【0044】これは、休止時間を導入することにより、 電析金属の結晶化、拡散層の濃度回復、めっき液中添加 剤の吸脱着平衡などを促進し、めっき膜質に影響を与え ようとするものである。

20 【0045】さらに、図2(c)は、非対称サイン波 (交流直流重畳波)であり、電流立上り、立下りが緩や かであることが、上記図2(a)、(b)のパルス状波 形のときには起こらないないような影響が上記のカソー ド電析過程とアノード溶解過程において現れ、めっき膜 の性質が異なることになる。

【0046】次に、第一の段階として、これらの電流波形を用いて、電気めっきをおこなう場合の現象について、図2に加えて、図3および図4を用いて詳細に説明する。

20 【0047】図2(a)、図2(b)、図2(c)の波形では、何れもミクロには電析と溶解の繰り返しが起こっているが、実効電流値[ie=(ieTe-ieTe)/(Te+Te)]は、マイナス、すなわちカソード電流の方になっており、結果として、めっき膜析出に寄与する電流の方が大きく、トータルの反応としては、めっき膜析出がおこることになる。しかしながら、実際の電極表面で起こる現象は、従来の直流めっきの場合と大きく異なる。

【0048】このことを示すために、先ず、「バルクめっき液」と「拡散層」の概念について説明する。めっき液中の金属イオン濃度は、どの場所でも均一というわけではない。特に、めっき液に接した固体の表面近くでは、その固体表面の極性やぬれ性などの影響を受けて、めっき液の成分の濃度が、固体表面から離れて、その影響を受けない部分(この部分を、「バルクめっき液」という)とは異なる。

【0049】特に、電析過程においては、電析の起こっている表面(電析表面)に接した電解液の中の金属イオンが、電析表面側に定常的に奪われるために、電析表面近傍の液中の金属イオン濃度は、めっき液パルク層の金50 属イオン濃度よりも、かなり低くなる。この金属イオン

濃度が低い領域を「拡散層」という。

【0050】図3(a)は、電気分解により、めっきをおこなう場合の電解槽を模式的に示したものであり、図3(b)は、めっきされる側の電極からの距離と金属イオン濃度の関係を示したものである。

【0051】さて、図2(a)の場合のようなパルス電流による電気分解をおこなったときには、短時間のカソード電流パルスi、が流れている間T、だけ、金属が析出し、電極の表面がめっきされる。すなわち、このT、の間に、電場によって溶液中から電析表面側に引き寄せら 10れて、電析表面にたどりつけた金属イオンだけが電子を受け取って析出するのである。

【0052】これに伴って、電析表面側のめっき液中の 金属イオンの濃度が下がり、上述の拡散層が生成され る。ところが、パルス電流の場合は、定常的に電極に電 子が供給される定常電流による電析に比べて、この拡散 層が薄くなる。

【0053】さらに、図2(b)のようにバルスの休止時間を設けた場合には、休止時間の間は、この金属イオンが電極に引き付けられるということがないため、金属イオンのランダムな熱拡散運動によって、拡散層の金属イオン濃度が回復する。このような拡散層の金属イオン濃度回復現象も拡散層を薄くする結果になる。

【0054】ところで、基板表面上は、図4に示されるように、微小な凹凸を有する。凹凸のある基板表面に、直流電流で電解して、めっきする場合、図4(a)に示されるように、凹部の方が凸部よりも金属イオンの拡散供給が遅れるため、凹部の拡散層は、凸部の拡散層よりも厚くなる。このため、凹部の方が凸部よりもめっき膜厚が薄くなる傾向があり、膜厚が均一にならない原因と30なる。ところが、図2(a)、(b)で示されるようなパルス電流で電解して、めっきする場合には、図4(b)に示されるように、拡散層の厚さが薄くかつ場所によらずほぼ均一になるので、めっき膜厚も均一になるのである。

【0055】上述の様に、図2(a)~(c)のカソード電流パルスi,が流れている間T,だけ、金属が析出する。

【0056】次のアノード電流パルスi.が流れている間T.は、一度析出した金属が溶解して拡散層の濃度回 40 復を促進する。このときに、めっき膜表面の突出している部分は、電界が集中しているため優先的に溶出する。この結果、めっき膜表面が平滑化されることになる。したがって、図2に示される電流反転電解法を用いるめっきによれば、凹凸、特に穴や溝などの凹みのある誘電体表面に対して、全面に均一な膜厚でめっき膜を形成し、かつその凹みを完全に充填して、最終的に全面平坦な金属表面を得ることができるのである。

【0057】細かい実験条件の相違を除けば、以上の挙動は、図2のいずれの電流波形を用いた場合にも同様な 50

10 ので、すべて同様の効果を得ることができる。

【0058】次に、第二の段階として、これらの電流波形を用いて、電解エッチングをおこなう場合の現象について、図2を用いて詳細に説明する。

【0059】第一の段階の電気めっきが終わった段階では、金属導体を残したい穴や溝の中だけでなく、その周囲の誘電体の上にも金属導体が形成されているので、この部分の金属導体を選択的に除去する必要がある。そのための方法が、以下に述べる電解エッチングである。

【0060】すなわち、上記のように全面均一かつ平坦にめっきされた表面を平坦性および平滑性を維持しつつ、誘電体表面まで不要な金属を溶解除去するには、図2(a)、図2(b)、図2(c)に示した電流波形から決まるi.T.、i.T.の大小関係を逆転させ、実効電流値i.をプラス側、すなわちアノード電流の方にして、電流反転電解法による電解エッチングをおこなえば良い。つまり、溶解と電析を交互にパルス的に行うことは同じだが、今回は溶解を電析よりも多めにすることで、トータルとしては溶解(エッチング)を優先的におこなうわけである。この方法で、第一の段階である電析過程により形成された平坦なめっき表面を均一かつ平坦にエッチングし、基板表面の微細穴や溝の中だけに導体を充填した平坦な薄膜導体回路パターンを形成できる。

【0061】ここで、電流波形条件としては、周波数1H z-1MHz、実効電析電流値0.1 - 10A/dm²の範囲が望ましい。というのも、周波数が1Hzより低いと、直流電解とあまり差がなくなり、本方法の利点が発揮されないからである。また、周波数が1MHzより高いと、めっき液中の金属イオンの反応が追従できず、めっきが起こらない。さらに、実効電析電流値が0.1A/dm²以下では、工程時間が長すぎて非実用的になり、10A/dm²以上では水素が同時発生しやすくなり欠陥が発生しやすくなることなどが問題となるからである。

【0062】なお、上記の2つの工程、すなわちめっき 工程と電解エッチング工程は同一めっき浴の中で連続し ておこなっても良く、また液組成の異なる別々の処理液 の中でおこなっても良い。

【0063】 [具体的なプロセス条件とその製造工程の詳細]

〔実施例1~3〕以下、本発明に係る実施例の具体的なプロセス条件とその製造工程の詳細について、図5を用いて説明する。図5は、基板の断面図を、本発明に係る一実施例の製造方法の工程ごとに示したものである。

【0064】この実施例1~3は、誘電体表面の微細穴や微細溝パターンに対して、最終的にその穴や溝の中だけに導体材料を埋め込みかつ平坦な薄膜回路パターンを形成しようとするものである。各実施例のプロセス条件の詳細は、以下の表1に、まとめて示した。

[0065]

0 【表1】

表 1

WEEL	プロセス	1 多 第 第	真 脑 例 2	6
图5(=)	幕模	ムライト系ガラスセラミック基根厚含:	即左	阿拉
		1 mm		
(9)5個	民電体類形成	1) 日立化成製ポリイミド910:		1) 日立化成態光位ポリイモドルー2035
		レカン御作。 戦廉先(レラサュビ)	回友	スカン製作。 レンスーク
		2) 関原: 20μm		
(3)5回	パータン型体を	AII原をマスクバターンとするドライエッ	AI膜をマスクバターンとするレーザアブレーシ	(1) 4光: 1:1プロジェクションアライナ使用
	tut.	サング:		2) 现象: バドル方式
		1) 冶二米件: 中行中級RIE城間	1) 省日後午:スァド日中ツレーフール	3) 熱硬化: フルキュア(最故義即=10μm)
		Othie, Ozガス圧=10mlorr	资表=308m, 工术小年一数数=0.8J/cm3	4)世代本班:代才與上海三10年第
		2] 右H中语: 几万香之前—5 gm	2) 哲川中祝:パン敬小衛っちょの	海泉小島=10.4m
		田ガの日間小原統	とはり=響う吸機	
		3) Aiマスク株法:過数アルミエッチャ	3) AIマスク版法:選群アルミエッチャント	
		ント		
(D) S(B)	電気めつき下地路	スパッタ成蹊:成蹊直前にスパッタエッ	五個	国在
	形成	F. Cr(500 A)/Cu(5000 A)		
图5(6)	図5(8) 電気的っち	1) めつき形: 歴性報報的の書	1) めっき形:酸性硫酸銅のつき	
	(電波反反電解法)	CuSO4+5Ha0:609 / B	CuSQ4 - 5H20; 60g / R	国本
		H2504:2009/9	H2504: 2009 / Q	-
		光识器: 少々	光光知:少々	
		2) 间游戏 年: 既治数=1.5kHz	2) 科特 战争:阿波数=1.0kHz	
		i = -2.04 / dn ²	i==-3.04/dn²	
		数型体上Cu算序=10μm	的電体上Gu算算=10 m	
図5(+)	図5(4) 電解エッチング	1) 処理浴:上記めっき浴を通保使用	1)処理治:上記めっき浴を達成使用	
	(電池反配電路法)	2) 使粉条件: 国效数=1.55442	2) 电解条件:周波数=1.0kkz	国在
		I = +0.54/dn2	i +0.5A/dm²	
(6)5[図5(9) バターン分離	1) ひエッチング:		
		アルカリ性フェリシアン化カリウム	阿克	
		松院		

40 【0067】次に、誘電体膜22に微細穴や溝のパターン加工を施す(図5(c))。加工方法としては、材料が非感光性の有機樹脂膜の場合には、メタルマスクを用いたドライエッチングや紫外光レーザによるレーザアブレーションなどを使用することができる。また、感光性ポリイミドや感光性エポキシ樹脂などの感光性樹脂を用いた場合には、樹脂膜のパターンをホトリソ工程により直接形成することが可能である。有機樹脂膜の加工後の状態を示した図5(c)では、穴や溝が垂直断面を有している場合を示している。しかしながら、加工方法がド50ライエッチングやレーザアブレーションの場合には、図

5 (c) のように側壁がほぼ垂直になるが、誘電体膜に 感光性樹脂を用いた場合には、側壁が順テーパ形状とな る。

【0068】次の工程では、電気めっきの際の給電層に用いる下地層を形成する(図5(d))。この下地層を形成方法としては、連続蒸着により、Cr/CuあるいはTi/Cuの積層膜を形成する方法や無電解めっきによりCu膜を形成する方法などが挙げられる。ここで、Cr、Tiは、下地誘電体膜との密着層の役割を果たし、Cuは、給電層の役割を果たす。

【0069】上記の連続蒸着法としては、EB蒸着やスパッタリングが使えるが、密着力の観点からは、スパッタリングが優れる。特に、面内に存在する無数のピア全てのコンタクト抵抗を確実に低減し、コンタクト不良を皆無とするためには、成膜前のスパッタエッチ工程によるピア穴底のクリーニングが必須である。従って、スパッタ装置としては、スパッタエッチ機構を持つ装置が必要であり、成膜直前に装置真空室内でスパッタエッチを実行し、そのまま連続して成膜に入るのが良い。

【0070】なお、密着層であるCr、Tiの膜厚は、300-1500A程度が望ましく、給電層に用いるCuの膜厚は、1000-10000A程度が望ましい。

【0071】次の工程で、上述の電流反転電解法による 平坦化めっきおよび平坦化電解エッチングをおこなう (図5 (e)、(f))。電解液としては、酸性硫酸銅 めっき液を用いることができ、電解反応槽としては、テ フロン、硬質塩化ビニルなどプラスチック槽を用いるこ とができる。

【0072】電解システムの構成は、前項の [本発明を 実施するための電解システム構成]で述べた通りにすれ 30 ば実現できる。

【0073】電流波形条件としては、既に述べたよう に、電気めっきモード、電解エッチングモードいずれの 場合にも、周波数は1Hz-1MHzの範囲、実効電流値の絶 対値は0.1-10A/dm²の範囲であることが望ましく、この 範囲から最適条件を選定すれば良い。本実施例では、電 気銅めっき膜のアノード溶解が終了すると、図5(f) の状態となり、電気めっき下地膜23が露出する。この 際、電気めっき下地膜23としてCr/CuやTi/C uを用いた場合には、Cuは、電気めっき銅と一緒にエ 40 ッチングされるので、図5 (f) に示される電気めっき 下地膜23には、CrやTiが露出した状態で残る。酸 性硫酸銅めっき液は強酸性であるため、Cr、Tiなど も若干エッチングされるが、エッチングが進行するとパ ターンが不連続となって必ずエッチング残りが発生す る。従って、穴、溝パターンを周囲の平面と確実に分離 するために、最後の段階で、Cr、Tiを選択的に溶解 し、Cuを溶解しない選択的化学エッチングを施すこと が望ましい。

【0074】なお、工程合理化の観点からは、電気めっ 50 用いたドライエッチングまたは紫外線レーザによるレー

きと電解エッチングを同一の電解槽の中で連続して実行することが望ましいが、これらを別々の電解槽で、異なる電解液を用いて実行しても良い。

14

【0075】また、例えば、電解エッチングの工程を電解研磨に置き換えても良い。電解研磨条件としては、例えば、63%りん酸を用い、電流密度10-60mA/cm²の範囲で電解研磨を行えば良い。

【0076】以上の一連の工程により、図5(g)の構造を形成できる。すなわち、微細穴、微細溝パターンを 10 持つ誘電体表面の、該穴および溝の中にだけ銅めっき導体を充填し、かつ平坦な表面を持つ薄膜回路パターンを形成できた。ここで、該薄膜パターン表面の平坦性の目安であるビア部の段差(図5(g)の誘電体膜22と電気めっき導体25の段差)は、ビア高さが20μmの場合に平均値で0.4μm程度、最大値で1.1μmで実現できる。この値は、このプロセスにより薄膜多層回路基板を形成するのに十分のレベルである。

【0077】〔実施例4〕以下、本発明に係る他の実施例を、図6を用いて説明する。図6は、基板の断面図 ② を、本発明に係る他の実施例の製造方法の工程ごとに示したものである。

【0078】この実施例4は、上記薄膜回路形成プロセスを利用して、薄膜多層回路基板を製造する方法に係るものである。

【0079】以下、製造工程を追って説明しよう。

【0080】多層セラミック基板331は、導体金属配 線とセラミック材料の同時焼結によって形成される。多 層セラミック基板としては、ムライト-タングステン同 時焼結基板やガラスセラミック-銅同時焼結基板などを 使用することができる。多層セラミック基板表面は、反 りやセラミック粒子に起因する凹凸のためそのままでは 後続する薄膜工程には使えない。そこで、基板表面を、 ラッピングおよびポリッシングにより加工し、反り量5 μ m以下、表面粗度 $Ra0.1\mu$ m以下の状態とした。まず この表面に、整合パッド313を形成する(図6 (a))。整合パッドとは、セラミック基板の焼結収縮 率ばらつきによるパターンの位置ずれを吸収して、薄膜 配線への接続を確保するために設ける薄膜電極である。 整合パッド313の形成には、スパッタリングにより成 膜したCr(1000Å)/Cu(5μm)/Cr(500Å)の構成 の多層膜を用い、これをホトリエッチングにより所定形 状に加工して得る。

【0081】次に、この多層セラミック基板331と整合パッド313の上面に、第1層目となる有機樹脂絶縁膜314を形成する(図6(b))。材料としては、ポリイミド、エポキシ樹脂、感光性ポリイミド、感光性エポキシ樹脂などを使用することができる。ポリイミドやエポキシ樹脂を用いた場合は、実施例1~3に述べたように、次のピア加工(図6(c))では、メタルマスクを用いたドライエッチングまなは影響に、ボストスト

· 15

ザアプレーションを実行する。

【0082】ところで、感光性ポリイミドや感光性エポキシ樹脂などの感光性のある有機樹脂絶縁膜を用いた場合には、その膜自体をホトリソグラフィにより、直接露光してパターン加工できる。これは、感光性のない有機樹脂絶縁膜を用いた場合、パターンを形成するためには、ホトレジストの形成、ホトレジストのパターンニング、エッチング、ホトレジストの剥離という複雑な工程を経なければならないのに比べて、工程簡略化の点で有利である。

【0083】ここでは、日立化成(株)製感光性ポリイミドPL-2035を用いた例を述べることにする。PL-2035ワニスをスピン塗布し、プリベーク後、膜厚20μmの塗膜を得ることができる。これを所定条件でパターン露光および現像し、さらに熱風乾燥炉で最終熱硬化までおこないピア形成が完了する。熱硬化後の樹脂膜厚は、10μmで、最小ピア寸法は10μmを達成できる。

【0084】引き続き、第2層目となる有機樹脂絶縁膜316の形成を、第1層目と同様に実行する(図6(d))。ここでは、感光性ポリイミドに配線溝加工を20実行するが、第1層目のピア部分で膜厚が厚くなるため、そこが現像されにくい傾向がある。そこで、現像条件を強化するため、パドル現像の繰り返しあるいは超音波現像を採用し、現像残りが発生しない条件を確立した。ここまでで、有機樹脂絶縁膜の表面にピアおよび配線が一体となった形の凹パターンが形成されることになる。

【0085】次いで、電気めっき下地膜として、Cr(500A)/Cu(5000A)積層膜をスパッタ成膜する(図6(e))。

【0086】次に、この下地金属膜に対して、電流反転電解法により平坦化めっきをおこなう(図6(f))。めっき液としては、硫酸銅めっき液を用い、電解システムは、実施例1~3と同じものを用いる。電解条件としては、周波数を1Hz-1MHzの範囲から選択し、実効電流値i。を-1~-10A/dm²の範囲から選択して、電気めっきを行い、図6(f)のように表面の平坦な銅めっき膜を形成する。

【0087】そして、引き続き、同じ電解液の中で、電 実施例に係る薄膜多層回路基板およる流反転電解法による平坦化電解エッチングを実行する。 40 いたLSI実装構造の断面図である。 この際、周波数としては1Hz-1MHzの範囲から選択し、 【0097】この実施例5は、実施ので、実効電流値i。を0.1~10A/dm²の範囲から選択する。 れた高密度の薄膜多層回路基板に集積を表現しては1Hz-10A/dm²の範囲から選択する。

【0088】さらに、電解エッチング工程で、表面に残っためっき下地膜の密着層であるCrを、選択エッチング液、例えばアルカリ性フェリシアン化カリウム溶液により除去し、図6(g)の状態を得ることができる。すなわち、このようにして、有機樹脂絶縁膜の中に形成されたピアおよび配線溝のパターンに導体の銅が隙間なく充填され、かつ表面が平坦な薄膜配線回路が形成できるのである。

16

【0089】この上に、さらに、図6(h)のように有機樹脂絶縁膜パターンを形成し、その後、図6(c)から図6(g)までの工程を必要回数(配線層数だけ)繰り返すことにより、極めて高密度の薄膜多層回路基板を形成できる。

【0090】なお、この有機樹脂絶縁膜320のパターンを形成する際、この有機樹脂絶縁材料がポリイミドワニスや感光性ポリイミドワニスの塗布により形成される場合には、電気めっき銅319の配線の表面にそれぞれのワニス中の樹脂成分であるポリアミック酸と銅との反応生成物が形成される場合がある。この反応生成物は、形成された有機樹脂絶縁膜320のパターン(図6(h))のピア底321に残留してピアコンタクト抵抗増大の原因となる。

【0091】この問題点を解決するため、本実施例においては、図6(h)の段階で以下の反応防止対策を施し、良好なピアコンタクトを得ることができる。

【0092】すなわち、飼ーポリイミド反応防止対策としては、1)酸素プラズマ処理、または2)クロメート処理を施した。

【0093】ここで、酸素プラズマ処理は、バレル形アッシャを用いておこない、処理条件は酸素ガス圧0.5torr、RF出力300W、処理時間2分とする。酸素プラズマ処理をおこなった場合は、有機絶縁膜ピアの底に酸化銅被膜が残る。そこで、ピア加工後、希硫酸処理(5%硫酸に1-2分浸漬後、水洗)をおこない、酸化銅被膜を除去する。

【0094】一方、クロメート処理は、1-2%重クロム酸カリウム水溶液に室温で1-2分浸渍後、水洗して30 おこなう。クロメート処理をおこなう場合には、ピア底321のクロメート被膜を除去することが望ましいが、これはアルカリ性フェリシアン化カリウム水溶液処理によりおこなう。

【0095】以上の反応防止対策を導入することにより、ピアコンタクト抵抗値は、2mQ/ピア以下を達成できることになる。

【0096】〔実施例5〕以下、本発明に係るまた他の 実施例を、図7を用いて説明する。図7は、本発明の一 実施例に係る薄膜多層回路基板およびこの回路基板を用 いたLSI実装構造の断面図である。

【0097】この実施例5は、実施例4において実現された高密度の薄膜多層回路基板に集積回路素子(LSI)を搭載した実装構造および電子装置を提供するものである。その形成方法について図7を用いて以下詳細に説明しよう。先ず、実施例4において形成された薄膜多層回路基板の最上層に半田接続用電極を形成する。この半田接続用電極は、接続部下層電極418と接続部上層電極419とからなる。ここで、接続部下層電極418は、スパッタリングにより成膜したCr/Cu/Cr積層膜50を用い、ホトエッチングにより円形電極に加工する。

【0098】次いで、表層有機樹脂絶縁膜423を形成 する。表層有機樹脂絶縁膜423の材料は、非感光性の 樹脂でも感光性の樹脂でも良い。これに、接続用の穴加 工を施すが、加工方法としては材料に応じて実施例1~ 3に述べたいずれかの方法を使用することができる。

【0099】ここで、形成された有機樹脂絶縁膜415 の穴の側壁は後工程の半田接続における半田ダムの役割 を果たす。またこの側壁が接続部下層電極418のエッ ジより内目に入っているので、半田接続による応力が接 続部下層電極418のエッジに集中することを防ぎ、信 10 頬性向上の観点で有利である。

【0100】次に、接続部下層電極418の表面のCr 膜を既述の選択エッチング液によって除去し、Cu膜の 表面を剥き出しにする。これにパラジウム活性化処理を 施した後に、無電解Ni-Bめっきまたは無電解Ni-Pめっき を施す。そして、この表面に置換金めっきを行い、さら に必要な場合には、無電解金めっきにより、0.5~2.5_µ mの金めっき膜を形成する。

【0101】以上により、表面接続電極を含め、LSI 実装用の高密度薄膜多層回路基板が完成した。特に、薄 20 膜多層回路基板は、上述の電流反転電解法による作用と して、ピア414の表面が平坦になり、ピア414を垂 直に形成しやすくなるため、配線パターンの極めて高密 度な実装が可能であることに留意しておこう。

【0102】上記の薄膜多層回路基板の接続電極に微細 半田ポール420を供給し、この上に、この接続電極に 対向する位置に同様のLSI側接続電極421を持つL SI422を、相互に位置合わせをしながらマウント し、加熱炉を通して半田を溶融させて、両電極間を接続 した。このようにして、ピン数の極めて多い、超高集積 30 23…電気めっき用下地膜 LSIを信頼度高く実装した電子回路装置を実現した。

【0103】なお、この実装構造は、シングルチップパ ッケージとしても、またマルチチップパッケージとして も使用することができる。

[0104]

【発明の効果】本発明によれば、高密度薄膜多層回路基 板の製造プロセスにおいて、パターン化された穴や溝を もつ誘電体表面に対して全面的に金属化処理を施すにあ たり、最終的に、その穴や溝の中にだけ隙間なく金属導 体を充填し、かつ、従来技術より高い精度で、その導体 40 318…電気めっき下地膜 の表面を均一にして、前記誘電体表面を含む同一表面と する方法を与えることができる。そして、薄膜多層回路 を構成する各層毎に、表面の完全な平坦化を実現し、薄 膜回路の多層化をより容易にし、歩留まりを髙く保ちつ つ、実装密度を大幅に向上させることができる。

【図面の簡単な説明】

【図1】本発明に係る電気分解を実施するための電解シ ステム構成を模式的に示した図である。

【図2】本実施例に係る電流反転電解法の電流密度と時 間の関係をグラフにして示した図である。

【図3】電解槽の中とその金属濃度の関係を対比して示 した模式図である。

18

【図4】直流電流とパルス電流によりめっきしたとき に、基板上の表面がどのように変化するかを対比して示 した図である。

【図 5 】基板の断面図を、本発明に係る一実施例の製造 方法の工程ごとに示したものである。

【図6】基板の断面図を、本発明に係る他の実施例の製 造方法の工程ごとに示したものである。

【図7】本発明の一実施例に係る薄膜多層回路基板およ びこの回路基板を用いてLSI実装構造の断面図であ

【図8】ビアを有する薄膜多層回路基板の断面図を対比 して示したものである。

【符号の説明】

a…有機樹脂絕緣膜

b…配線導体

c…電気めっき下地膜

d…電気めっき配線導体

e…無電解めっきピア

i.…カソード電流

i、…アノード電流

i。··· 実効電流

T゚…カソード電流パルス幅

T.…アノード電流パルス幅

T:···休止時間

T2···休止時間

2 1 …基板

22…誘電体膜

24…穴あるいは溝

25…電気めっき導体

311…セラミック

312…厚膜スルホール導体

313…整合パッド

3 1 4…有機樹脂絶縁膜(1)

3 1 5 … ピア穴

316…有機樹脂絶縁膜(2) [滯パターン形成後]

317…溝パターン

3 1 9 … 電気めっき鋼

320…有機樹脂絶縁膜(3)[ピア穴パターン形成後]

321…ピア底

411…厚膜スルホール導体

412…セラミック

413…整合パッド

414…ピア

415…有機樹脂絶縁膜

416…X方向配線

50 417…Y方向配線

418…接続部下層電極

419…接続部上層電極

4 2 0 …半田

511~

421…LSI側接続電極

20

4 2 2 ··· L S I

423…表層有機樹脂絶縁膜

【図1】

513 (STETTERS 10) 514 (STETTERS 10) 514

To To

【図2】

図 2

511…制御用パーソナルコンピュータ

 $\beta\beta$

512…任志信号波彩発生装置

516…基板ホルダおよび基準

515…電解液

513…定電流定居圧パルス密章 517…対向電径

514 …電解檢

00.600.00 0 0 0 0

【図3】

電析表面からの距離は

(b) Ti Ta Tz Tc


(c) 程

ie ····実効管理

丁,…休止時間 丁,…休止時間

【図7】

図 7




411 …厚膜スルホール等体 412 …セラミック 473 …要合パッ

414 ···ビア 415 ··· 有提樹扇絶縁膜 416 ··· X 方向配線

417 ··· Y 方向配線 418 ··· 接続部下層電極 419 ··· 接続部上層電極 420 ··· 半田 421 ··· L S I 倒接続電極 422 ··· L S I

423 --- 表層有機樹脂終練膜



フロントページの続き

H 0 5 K 3/40 Z 7511-4E

3/46 E 6921-4E

(72)発明者 渡部 隆好

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内